技術中心
減少無法加工的風險，解密生產制造，了解行業規范和術語，提升行業技能
PCB電路指定DC跡線阻抗的首要12個原因分析越來越多的廠商要求指定PCB板上的DC跡線阻抗。以下從設計商的角度道出了指定和控制DC跡線阻抗的原因.
2014-09-16
5813- 快速解決PCB高速系統的信號完整性問題隨著數據速率的不斷提高，信號完整性問題已經成為設計工程師要考慮的最關鍵因素。這種呈指數式的數據速率上升可以從手持移動設備和消費類顯示產品到高帶寬路由器/交換機等應用中看到。2014-09-167606
- 高速DSP數據采集的信號完整性問題信號完整性的問題主要包括傳輸線效應，如反射、時延、振鈴、信號的過程與下沖以及信號之間的串擾等，涉及傳輸線上的信號質量及信號定時的準確性...2014-09-1610019
高速DSP的PCB抗干擾設計技術高速系統中，噪聲干擾的產生是第一影響因素，高頻電路還會產生輻射和沖突，而較快的邊緣速率則會產生振鈴、反射和串擾。如果不考慮高速信號布局布線的特殊性，設計出的電路板將不能正常工作。因此PCB板的設計成功是DSP電路設計過程中非常關鍵的一個環節...2014-09-166939- 常用板級信號完整性分析模型一個理想的元器件模型，應該既能正確反映元器件的電學特性又適于在計算機上進行數值求解。一般來講，器件模型的精度越高，模型本身也就越復雜，所要求的模型參數個數也越多。這樣計算時所占內存量增大，計算時間增加。而集成電路往往包含數量巨大的元器件，器件模型復雜度的少許增加就會使計算時間成倍延長。反之，如果模型過于粗糙，會導致分析結果不可靠...2014-09-166650
