技術(shù)中心
減少無(wú)法加工的風(fēng)險(xiǎn)，解密生產(chǎn)制造，了解行業(yè)規(guī)范和術(shù)語(yǔ)，提升行業(yè)技能
關(guān)注復(fù)雜設(shè)計(jì)中的信號(hào)完整性在SoC設(shè)計(jì)中，信號(hào)之間的耦合作用會(huì)產(chǎn)生信號(hào)完整性問(wèn)題，忽視信號(hào)完整性問(wèn)題可能導(dǎo)致信號(hào)之間產(chǎn)生串?dāng)_，可靠性、可制造性和系統(tǒng)性能也會(huì)降低，本文介紹在ASIC芯片設(shè)計(jì)中解決信號(hào)完整性問(wèn)題的方法...
2014-09-25
7083
高速設(shè)計(jì)中的信號(hào)完整性分析問(wèn)題解答高速設(shè)計(jì)中的信號(hào)完整性分析問(wèn)題解答2014-09-256606- 電子產(chǎn)品的抗干擾能力和電磁兼容性選用頻率低的微控制器：選用外時(shí)鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容易發(fā)射出成為噪聲源，微控制器產(chǎn)生的最有影響的高頻噪聲大約是時(shí)鐘頻率的3倍2014-09-256016
差分信號(hào)線的定義和優(yōu)點(diǎn)一個(gè)差分信號(hào)是用一個(gè)數(shù)值來(lái)表示兩個(gè)物理量之間的差異。從嚴(yán)格意義上來(lái)講，所有電壓信號(hào)都是差分的，因?yàn)橐粋€(gè)電壓只能是相對(duì)于另一個(gè)電壓而言的。在某些系統(tǒng)里，系統(tǒng)'地'被用作電壓基準(zhǔn)點(diǎn)。當(dāng)'地'當(dāng)作電壓測(cè)量基準(zhǔn)時(shí)，這種信號(hào)規(guī)劃被稱之為單端的。我們使用該術(shù)語(yǔ)是因?yàn)樾盘?hào)是用單個(gè)導(dǎo)體上的電壓來(lái)表示的...2014-09-257208
并行設(shè)計(jì)FPGA和PCB，應(yīng)對(duì)系統(tǒng)設(shè)計(jì)的趨勢(shì)與復(fù)雜度日益增加的系統(tǒng)設(shè)計(jì)要求高性能FPGA的設(shè)計(jì)與PCB設(shè)計(jì)并行進(jìn)行。通過(guò)整合FPGA和PCB設(shè)計(jì)工具以及采用高密度互連(HDI)等先進(jìn)的制造工藝，這種設(shè)計(jì)方法可以降低系統(tǒng)成本、優(yōu)化系統(tǒng)性能并縮短設(shè)計(jì)周期...2014-09-255953
